(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro





(43) Internationales Veröffentlichungsdatum 28. Juni 2001 (28.06.2001)

PCT

(10) Internationale Veröffentlichungsnummer WO 01/47019 A1

- (51) Internationale Patentklassifikation7:
- IC
 - (72) Erfinder; und

(21) Internationales Aktenzeichen:

PCT/DE99/04042

H01L 27/115

(22) Internationales Anmeldedatum:

20. Dezember 1999 (20.12.1999)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:


Deutsch

- (71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53, D-81541 München (DE).
- (75) Erfinder/Anmelder (nur für US): STEIN VON KAMIENSKI, Elard [DE/DE]; Am Sonnenhang 2, D-01099 Dresden (DE). WAWER, Peter [DE/DE]; Mersburger Strasse 5, D-01309 Dresden (DE). LUD-WIG, Christoph [DE/DE]; Bergerstrasse 15, D-01465 Langebrück (DE). KUTTER, Christoph [DE/DE]; Louisenstrasse 60, D-01099 Dresden (DE). GEOR-GAKOS, Georg [DE/DE]; Am Geissberg 1, D-85447 Fraunberg (DE). LIEBELT, Andreas [DE/DE]; Waldstrasse 22, D-85457 Wörth (DE). KRIZ, Jakob [DE/DE]; Förstereisstrasse 3, D-01099 Dresden (DE). HUCKELS, Kai [DE/DE]; Bruhmstrasse 4, D-01465 Langebrück (DE).

[Fortsetzung auf der nächsten Seite]

(54) Title: NON-VOLATILE NOR SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR THE PROGRAMMING THEREOF

(54) Bezeichnung: NICHTFLÜCHTIGE NOR-HALBLEITERSPEICHEREINRICHTUNG UND VERFAHREN ZU DEREN PROGRAMMIERUNG



الراوان والمحرور وموجون فهداره الفالك ورفوا وواليهامو

- (57) Abstract: The invention relates to a non-volatile NOR semiconductor memory device and method for the programming thereof, whereby a number of single transistor memory cells (SZ), arranged in the form of a matrix, may be controlled by either word lines (WL) or by bit lines (BL). Each single transistor memory cell (SZ), thus possesses both a source line (S1, S2) and a drain line (D1, D2), by means of which a selective control of the respective source and drain regions (D, S) is achieved. The leak current can thus be optimally reduced in the semiconductor memory device with minimal space requirement.
- (57) Zusammenfassung: Die Erfindung betrifft eine nichtflüchtige NOR-Halbleiterspeichereinrichtung sowie ein Verfahren zu deren Programmierung, wobei eine Vielzahl von matrixförmig angeordneten Eintransistor-Speicherzellen (SZ) sowohl über Wortleitungen (WL) als auch über Bitleitungen (BL) angesteuert werden. Jede Eintransistor-Speicherzelle (SZ) besitzt hierbei sowohl eine Sourceleitung (S1, S2) als auch eine Drainleitung (D1, D2), wodurch man eine selektive Ansteuerung der jeweiligen

WO 01/47019 A.

[Fortsetzung auf der nächsten Seite]

WO 01/47019 A1



- (74) Anwalt: KINDERMANN, Peter; Karl-Böhm-Str. 1, 85598 Baldham (DE).
- (81) Bestimmungsstaaten (national): JP, KR, US.
- (84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

Veröffentlicht:

Mit internationalem Recherchenbericht.

Zur Erklärung der Zweibuchstaben-Codes, und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

1

Beschreibung

Nichtflüchtige NOR-Halbleiterspeichereinrichtung und Verfahren zu deren Programmierung

5

10

15

20

Die vorliegende Erfindung bezieht sich auf eine nichtflüchtige NOR-Halbleiterspeichereinrichtung und ein Verfahren zu deren Programmierung und insbesondere auf einen Flash EEPROM-Speicher mit einer neuartigen NOR-Gatetransistorfeld-Architektur.

Die meisten Rechnereinheiten bzw. Computer benutzen derzeit magnetische Plattenlaufwerke zum Speichern von größeren Datenmengen. Derartige Plattenlaufwerke bzw. mechanische Speichervorrichtungen benötigen jedoch einen relativ großen Platz und weisen eine Vielzahl von beweglichen Teilen auf. Folglich sind sie störanfällig und besitzen einen beträchtlichen Stromverbrauch. Darüber hinaus werden die zukünftigen Rechnereinheiten bzw. Computer sowie andere digitale Geräte wie beispielsweise digitale Kameras oder Palmgeräte bzw. PTAs immer kleiner, weshalb herkömmliche mechanische Speichereintichtungen ungeeignet sind.

Als Alternative zu derartigen herkömmlichen mechanischen 25 Speichereinrichtungen haben sich in letzter Zeit nichtflüchtige Halbleiterspeichereinrichtungen immer mehr durchgesetzt, wie sie beispielsweise als Flash-Speicher, EEPROM, EPROM und dergleichen bekannt sind. Als wichtigste Vertreter derartiger elektrisch löschbarer und elektrisch programmierbarer Spei-30 chereinrichtungen sind die sogenannten NAND- sowie NOR-Halbleiterspeichereinrichtungen bekannt. In beiden Halbleiterspeichereinrichtungen weisen die Speicherzellen sogenannte Eintransistor-Speicherzellen auf, wobei üblicherweise in einem Halbleitersubstrat ein Draingebiet und ein Sourcegebiet 35 ausgebildet ist und sich über dem dazwischen liegenden Kanalabschnitt eine isolierte ladungsspeichernde Schicht sowie eine darüber angeordnete isolierte Steuerschicht befindet. Zum

4

Vorzugsweise sind die jeweiligen Source- und Drainleitungen mäander-, zickzack- oder wellenförmig ausgebildet, wodurch sich eine wesentliche Flächenersparnis ergibt und hochintegrierte Halbleiterspeichereinrichtungen ermöglicht werden.

5

Eine weitere Verringerung des Platzbedarfs ergibt sich durch die Ausbildung der Source- und Drainleitungen in unterschiedlichen elektrisch leitenden Schichten.

Beim Verfahren zur Programmierung der nichtflüchtige NOR-Halbleiterspeichereinrichtung werden vorzugsweise vorbestimmte Spannungen sowohl an die Sourceleitung als auch an die Drainleitung angelegt. Alternativ dazu können jedoch die Programmierspannungen auch nur an den Drainleitungen oder Sourceleitungen angelegt werden, während ihre dazugehörigen Sourceleitungen oder Drainleitungen floatend sind bzw. eine schwebende Spannung aufweisen.

In den Unteransprüchen sind vorteilhafte Ausgestaltungen der 20 Erfindung gekennzeichnet.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.

25 Es zeigen:

Figur 1 eine vereinfachte Darstellung eines Ersatzschaltbilds einer nichtflüchtigen NOR-Halbleiterspeichereinrichtung gemäß dem Stand der Technik;

- Figur 2 eine vereinfachte Darstellung eines Ersatzschaltbilds der erfindungsgemäßen nichtflüchtigen NOR-Halbleiterspeichereinrichtung;
- 35 Figur 3 eine vereinfachte Darstellung eines Layouts der erfindungsgemäßen NOR-Halbleiterspeichereinrichtung gemäß einem ersten Ausführungsbeispiel;

5

- Figur 4 eine vereinfachte Schnittansicht entlang eines Schnitts A/A' in Figur 3;
- 5 Figur 5 eine vereinfachte Schnittansicht entlang eines Schnitts B/B' in Figur 3;
 - Figur 6 eine vereinfachte Darstellung eines Layouts der erfindungsgemäßen NOR-Halbleiterspeichereinrichtung gemäß einem zweiten Ausführungsbeispiel; und
 - Figur 7 eine vereinfachte Schnittansicht entlang eines Schnitts C/C' in Figur 6.
- Figur 2 zeigt eine vereinfachte Darstellung eines Ersatzschaltbilds einer nichtflüchtigen NOR-Halbleiterspeichereinrichtung gemäß der vorliegenden Erfindung. Gleiche Bezugszeichen bezeichnen hierbei gleiche oder ähnliche Elemente, weshalb auf ihre Beschreibung nachfolgend verzichtet wird.

20

10

Die erfindungsgemäße nichtflüchtige NOR-Halbleiterspeichereinrichtung besteht wiederum aus einer Vielzahl von in einem Halbleitersubstrat ausgebildeten matrixförmig angeordneten Eintransistor-Speicherzellen SZ, die über eine Vielzahl von Wortleitungen WL1, WL2 und WL3 und eine Vielzahl von Bitlei-25 tung BL1 und BL2 angesteuert werden. Im Gegensatz zur herkömmlichen NOR-Halbleiterspeichereinrichtung mit "common source - Architektur können die Eintransistor-Speicherzellen SZ gemäß der vorliegenden Erfindung selektiv über eine Sour-30 celeitung S1, S2 usw. und über eine Drainleitung D1, D2 usw. angesteuert werden. Diese selektive Ansteuerung wird beispielsweise über eine jeweilige Bitleitungssteuerung BLC durchgeführt, welche sozusagen die gemeinsamen Bitleitungen BL1 und BL2 usw. realisieren. Aufgrund der selektiven Ansteuerung der jeweiligen Sourcegebiete S von jeweiligen Eintran-35 sistor-Speicherzellen SZ wird die erfindungsgemäße nicht-

6

flüchtige NOR-Halbleiterspeichereinrichtung vorzugsweise als SNOR-Flash (selective NOR) bezeichnet.

Zum Programmieren der Eintransistor-Speicherzelle SZ wird beispielsweise über die Wortleitung WL1 eine Spannung von -9 V an die Steuerschicht CG angelegt, während die dazugehörigen Source- und Draingebiete S und D über die dazugehörigen Source- Drainleitungen S1 und D1 auf ein Potential von beispielsweise +6 V gelegt wird. Auf diese Weise wird eine "1" in die Eintransistor-Speicherzelle SZ eingeschrieben bzw. die 10 ladungsspeichernde Schicht positiv geladen. Da ein laterales Feld insbesondere zwischen dem Sourcegebiet S und dem Draingebiet D aufgrund der gleich hohen Spannungen (+6 V) stark verringert ist, ist insbesondere in den nicht selektierten Eintransistor-Speicherzellen der Wortleitungen WL2 und WL3 15 ein gegenüber dem Stand der Technik wesentlich verringerter Leckstrom zu beobachten. Gemäß Figur 2 weisen die nicht selektierten Wortleitungen WL2, WL3, ... eine Spannung von OV auf. Vorzugsweise liegt jedoch diese Spannung der nicht selektierten Wortleitungen WL2, WL3, ... auf einer Spannung, 20 die dem arithmetischen Mittel (z.B. 3V) von einer Spannung der selektierten Bitleitung BL1 und einer Spannung der nicht selektierten Bitleitung entspricht, wodurch sich ein Leckstrom weiter verringern läßt.

25

30

35

Als Leckstrom ist hierbei insbesondere ein gateinduzierter Drain-Leckstrom (GIDL, gate induced drain leakage) zu betrachten, der bei der in Figur 2 dargestellten SNOR-Architektur im Vergleich zur herkömmlichen NOR-Architektur mit gemeinsamer Sourceleitung (common source) gemäß Figur 1 wesentlich verringert ist. In Figur 1 werden nämlich aufgrund des gemeinsamen Potentials in den Sourcegebieten S starke laterale Felder zwischen Source und Drain in den nicht selektierten Speicherzellen (WL2, WL3) erzeugt, die um mehrere Größenordnungen oberhalb der in der erfindungsgemäßen SNOR-Architektur liegen. Die Stromaufnahme insbesondere während eines Programmiervorgangs (Schreiben, Löschen) wird somit we-

7

sentlich verringert, da ein Anteil insbesondere der gateinduzierten Drain-Leckströme in den nicht selektierten Speicherzellen wesentlich verringert wird. Ein Aufbau von sehr großen Arrays bzw. Speicherzellenfeldern läßt sich daher mit der erfindungsgemäßen SNOR-Architektur auf einfache Weise realisieren.

5

10

Figur 3 zeigt eine vereinfachte Darstellung eines Layouts der erfindungsgemäßen NOR-Halbleiterspeichereinrichtung gemäß einem ersten Ausführungsbeispiel. Gleiche Bezugszeichen bezeichnen wiederum gleiche oder ähnliche Elemente, weshalb auf ihre detaillierte Beschreibung nachfolgend verzichtet wird.

Gemäß Figur 3 werden die Eintransistor-Speicherzellen SZ in 15 aktiven Gebieten AA eines Halbleitersubstrats ausgebildet. Derartige aktive Gebiete AA werden vorzugsweise mittels Diffusion oder Implantation ausgebildet und besitzen gemäß Figur 3 eine im wesentlichen streifenförmige Struktur. Die Vielzahl von spaltenweise angeordneten streifenförmigen aktiven Gebieten AA werden zeilenweise von ebenfalls streifenförmig ausge-20 bildeten Schichtstapeln überlagert, wobei eine oberste Schicht die Steuerschicht CG der Eintransistor-Speicherzellen SZ darstellt. Jeder Kreuzungspunkt eines derartigen streifenförmigen aktiven Gebietes AA mit einer streifenförmig ausge-25 bildeten Steuerschicht CG stellt somit einen Feldeffekttransistor bzw. eine Eintransistor-Speicherzelle SZ dar. Zum Kontaktieren von jeweiligen Draingebieten D und Sourcegebieten S sind Kontakte K1 ausgebildet, die im wesentlichen geradlinig angeordnet sind, jedoch auch in ein angrenzendes Isolationsgebiet 2 (STI, shallow trench isolation) reichen können. In 30 einer weiteren darüberliegenden Schicht, die vorzugsweise eine erste Metallisierungsschicht darstellt, befinden sich nunmehr die Sourceleitungen S1, S2 usw. sowie die Drainleitungen D1, D2 usw. Die Drainleitungen D1, D2 stehen hierbei über entsprechende Kontakte K1 mit den dazugehörigen Draingebieten 35 D des aktiven Gebietes AA in Verbindung, wobei in gleicher Weise die Sourceleitungen S1, S2 über entsprechende Kontakt

8

K1 mit den dazugehörigen Sourcegebieten S in Verbindung stehen.

5

10

15

20

25

30

Gemäß Figur 3 sind jeweils die Sourcegebiete S einer Eintransistor-Speicherzelle SZ mit den Sourcegebieten S einer benachbarten Eintransistor-Speicherzelle SZ verbunden. In gleicher Weise sind die Draingebiete D von jeweils benachbarten Eintransistor-Speicherzellen unmittelbar miteinander verbunden, wodurch sich eine besonders flächensparende Ausführung ergibt. Zur weiteren Flächenreduzierung der Eintransistor-Speicherzelle SZ werden die Sourceleitungen S1, S2 und die Drainleitungen D1, D2 vorzugsweise wellenförmig ausgebildet. Sie können jedoch auch mäander- oder zickzackförmig ausgebildet werden, sofern sich dadurch eine Platzersparnis ergibt und die jeweiligen Kontakte K1 angeschaltet werden können. Zur weiteren Reduzierung eines Flächenbedarfs sind die Source- und Drainleitungen S1, S2, D1, und D2 im wesentlichen parallel zueinander angeordnet. Auf diese Weise erhält man eine hochintegrierbare Speichereinrichtung, die eine optimierte Zellenbreite von lediglich B = 4F aufweist.

Figur 4 zeigt eine vereinfachte Schnittansicht der Eintransistor-Speicherzelle SZ entlang eines Schnitts A/A' in Figur 3. Demzufolge besteht die Eintransistor-Speicherzelle SZ aus einer nichtflüchtigen Halbleiterspeicherzelle, die in einem Substrat 1 bzw. einem aktiven Gebiet AA des Substrats 1 ausgebildet ist. Das Draingebiet D ist hierbei vom Sourcegebiet S über ein Kanalgebiet beabstandet, an dessen Oberfläche eine erste Isolierschicht I1, eine ladungsspeichernde Schicht FG (floating gate), eine zweite Isolierschicht I2 und die abschließende Steuerschicht CG (control gate) ausgebildet ist. Das Draingebiet D sowie das Sourcegebiet S wird über Kontakte K1 kontaktiert. Eine weitere Isolierschicht bzw. Passivierungsschicht 3 isoliert hierbei jeden Schichtstapel bzw. jede Eintransistor-Speicherzelle SZ von seiner benachbarten.

9

Figur 5 zeigt eine weitere vereinfachte Schnittansicht der erfindungsgemäßen NOR-Halbleiterspeichereinrichtung entlang eines Schnitts B/B' in Figur 3. Gemäß dieser Schnittansicht werden die aktiven Gebiete AA im Halbleitersubstrat 1, welche 5 beispielsweise ein Silizium-Halbleitersubstrat darstellt, mittels flacher Grabenisolierung 2 (STI, shallow trench isolation) voneinander isoliert. Die Kontakte können hierbei leicht versetzt auf die aktiven Gebiete AA aufgesetzt sein und zum Teil in die Grabenisolierung 2 reichen. Die Sourceund Drainleitungen S1, S2, D1 und D2 werden gemäß Figur 5 in 10 einer ersten Metallisierungsebene bzw. elektrisch leitenden Schicht 4 ausgebildet und befinden sich jeweils auf dem gleichen Niveau. Wesentlich für die vorliegende Erfindung ist hierbei, daß nur die Drainleitungen D1 und D2 mit den dazuge-15 hörigen Kontakten K in Verbindung stehen, während die dazugehörigen Sourceleitungen S1 und S2 von der weiteren Isolierschicht 3 beabstandet keinen Kontakt mit dem aktiven Gebiet AA aufweisen und seitlich versetzt sind. Vorzugsweise sind die Source- und Drainleitungen demzufolge in der gemeinsamen 20 elektrisch leitenden Schicht 4 ausgebildet, die beispielsweise auch eine hochdotierte Polysiliziumschicht darstellen kann. Ein wesentlicher Vorteil bei der Verwendung derartiger elektrisch leitender Schichten beispielsweise im Vergleich zu herkömmlichen vergrabenen Schichten (buried layer) im Halb-25 leitersubstrat 1 besteht darin, daß der Widerstand wesentlich verringert ist, wodurch sich insbesondere die Zugriffszeiten bzw. die Zugriffsgeschwindigkeit auf die Halbleiterspeichereinrichtung verbessert.

Gemäß Figuren 3 bis 5 werden somit die Source- und Drainleitungen S1 bis D2 in der gleichen elektrisch leitenden Schicht 4 ausgebildet. Die Source- und Drainleitungen S1 bis D2 können jedoch auch in unterschiedlichen Schichten realisiert werden, was nachfolgen anhand von Figur 6 beschrieben wird.

35

Figur 6 zeigt eine vereinfachte Darstellung eines Layouts der NOR-Halbleiterspeichereinrichtung gemäß einem zweiten Ausfüh-

10

rungsbeispiel, wobei gleiche Bezugszeichen gleiche oder ähnliche Elemente bezeichnen. Auf eine wiederholte detailierte Beschreibung wird daher nachfolgend verzichtet.

- Im Gegensatz zur Halbleiterspeichereinrichtung gemäß dem ersten Ausführungsbeispiel werden bei der Halbleiterspeichereinrichtung gemäß dem zweiten Ausführungsbeispiel die Sourceund Drainleitungen S1 bis D2 in unterschiedlichen elektrisch leitenden Schichten realisiert. Auf diese Weise lassen sich auch überlappende Strukturen für die Drain- und Sourceleitungen realisieren, wodurch sich eine weitere Flächenersparnis ergibt. Demzufolge ist die Breite einer Eintransistor-Speicherzelle SZ gemäß Figur 6 auf B=3F verringert.
- 15 Zur weiteren Verdeutlichung ist in Figur 7 eine vereinfachte Schnittansicht der NOR-Halbleiterspeichereinrichtung gemäß dem zweiten Ausführungsbeispiel entlang eines Schnitts C/C' dargestellt. Gemäß Figur 7 befinden sich nunmehr lediglich die Sourceleitungen S1 und S2 in einer ersten Metallisie-20 rungsschicht 4, während in einer darüber angeordneten Metallisierungsschicht 6 die Drainleitungen D1 und D2 realisiert sind. Die weitere Metallisierungsschicht 6 wird hierbei von einer weiteren Isolierschicht 5 getragen. Zum Kontaktieren der weiteren elektrisch leitenden Schicht 6 wird ein weiterer Kontakt K2 verwendet, der im wesentlichen auf dem vorstehend 25 beschriebenen Kontakt Kl bzw. einem Teil der elektrisch leitenden Schicht 4 ausgebildet ist. Auf diese Weise erhält man

Nachfolgend wird ein Verfahren zur Programmierung der vorstehend beschriebenen NOR-Halbleiterspeichereinrichtung beschrieben. Aufgrund der selektiv ansteuerbaren Source- und Draingebiete sind im wesentlichen drei unterschiedliche Programmierverfahren mit verringerter Stromaufnahme bzw. verringertem Leckstrom möglich.

eine NOR-Halbleiterspeichereinrichtung mit verringertem Leck-

strom und weiter verringertem Platzbedarf.

30

11

Wie bereits anhand von Figur 2 beschrieben wurde, besteht die erste Möglichkeit zum Programmieren der erfindungsgemäßen NOR-Halbleiterspeichereinrichtung darin, daß sowohl die Drainleitung als auch die Sourceleitung eine vorbestimmte Drainspannung und Sourcespannung erhält. Wie bereits in Figur 2 dargestellt ist, kann auf diese Weise ein laterales Feld zwischen Source- und Draingebieten optimal verringert werden, weshalb sich in den nicht selektierten Speicherzellen insbesondere ein gateinduzierter Drain-Leckstrom (GIDL) wesentlich verringert.

10

15

20

25

Alternativ hierzu kann jedoch auch nur an der Drainleitung eine vorbestimmte Drainspannung (Programmierspannung) angelegt werden, während die dazugehörige Sourceleitung schwebend (floatend) ist. In diesem Fall liegt zwar eine nicht zu vernachlässigende Potentialdifferenz zwischen Draingebiet D und Sourcegebiet S, wobei jedoch dies nur für die selektierte Spalte im jeweiligen Speicherfeld (array) eintritt. Die Sourcegebiete von nicht selektierten Bitleitungen (weiterer Speicherzellenspalten) bleiben weiterhin auf beispielsweise O V, weshalb im wesentlichen kein Leckstrom erzeugt wird.

Als weitere Alternative kann nur an der Sourceleitung eine vorbestimmte Sourcespannung (Programmierspannung) angelegt werden, während die dazugehörige Drainleitung schwebend ist (floatend). Die Auswirkungen bezüglich des Leckstroms sind hierbei die gleichen wie im vorstehend beschriebenen Fall.

Als weiteren Vorteil bietet insbesondere die Verwendung einer Spannung an den nicht selektierten Wortleitungen, die dem arithmetischen Mittel der Spannungen an der selektierten und nicht selektierten Bitleitung entspricht den Effekt, daß die jeweiligen Speicherzellen auf nicht selektierten Wortleitungen, jedoch selektierten Bitleitungen keine ungewünschte "Anprogrammierung" bzw. "gate-disturb" erfahren.

12

Alle drei beschriebenen Programmierverfahren basieren im wesentlichen auf reduzierten horizontalen Source-Drain-Feldern (Feldstärken), wodurch sich eine Schädigung der ersten Isolierschicht (z.B. Tunneloxidschicht) verringert. Auf diese Weise kann die Lebensdauer bzw. die Anzahl der Schreib-/Löschzyklen in der nichtflüchtigen Halbleiterspeicherein-richtung wesentlich verbessert werden.

5

Die Erfindung wurde vorstehend anhand von Flash-Speichereinrichtungen beschrieben. Sie ist jedoch nicht darauf beschränkt, sondern umfaßt vielmehr alle weiteren nichtflüchtigen Speichereinrichtungen bzw. Vorrichtungen mit nichtflüchtigen Speicherzellen wie z. B. FPGAs. Die Source- und Drainleitungen werden vorzugsweise in der ersten und zweiten Metallisierungsebene ausgebildet. Die Erfindung ist jedoch
nicht darauf beschränkt und umfaßt vielmehr alle weiteren elektrisch leitenden Schichten wie z. B. Polysiliziumschichten, die auch in höheren Ebenen ausgebildet werden können.

WO 01/47019

30

Patentansprüche

- 1. Nichtflüchtige NOR-Halbleiterspeichereinrichtung mit einer Vielzahl von in einem Halbleitersubstrat (1) ausgebildeten matrixförmig angeordneten Eintransistor-Speicherzellen (SZ) bestehend aus
- voneinander beabstandeten Draingebieten (D) und Sourcegebieten (S),

einer ersten Isolierschicht (I1),

- einer ladungsspeichernden Schicht (FG),
 einer zweiten Isolierschicht (I2), und
 einer Steuerschicht (CG);
 einer Vielzahl von Wortleitungen (WL1 bis WL3) zum zeilenweisen Ansteuern der Eintransistor-Speicherzellen (SZ); und
- einer Vielzahl von Bitleitungen (BL1, BL2) zum spaltenweisen Ansteuern der Eintransistor-Speicherzelle (SZ), dad urch gekennzelle ch net, daß die Wortleitungen (WL1 bis WL3) im wesentlichen durch die Steuerschicht (CG) ausgebildet werden und
- die Bitleitungen (BL1, BL2) jeweils eine Sourceleitung (S1, S2) und eine Drainleitung (D1, D2) aufweisen, die eine selektive Ansteuerung von jeweiligen Drain- und Sourcegebieten (D, S) der Eintransistor-Speicherzelle (SZ) ermöglichen.
- 25 2. Nichtflüchtige NOR-Halbleiterspeichereinrichtung nach Patentanspruch 1, dad urch gekennzeich ich net, daß die jeweiligen Source- und Drainleitungen (S1, S2, D1, D2) mäander-, zickzack- oder wellenförmig ausgebildet sind.
 - 3. Nichtflüchtige NOR-Halbleiterspeichereinrichtung nach Patentanspruch 1 oder 2,
 - dadurch gekennzeichnet, daß die jeweiligen Source- und Drainleitungen (S1, S2, D1, D2) in einer
- 35 gemeinsamen elektrisch leitenden Schicht (4) ausgebildet sind.


14

- 4. Nichtflüchtige NOR-Halbleiterspeichereinrichtung nach Patentanspruch 1 oder 2,
- dadurch gekennzeichnet, daß die jeweiligen Source- und Drainleitungen (S1, S2, D1, D2) in unterschiedlichen elektrisch leitenden Schicht (4, 6) ausgebildet sind.


- 5. Nichtflüchtige NOR-Halbleiterspeichereinrichtung nach Patentanspruch 3,
- 10 dadurch gekennzeichnet, daß die jeweiligen Source- und Drainleitungen (S1, S2, D1, D2) im wesentlichen parallel zueinander angeordnet sind.
- 6. Nichtflüchtige NOR-Halbleiterspeichereinrichtung nach Patentanspruch 4, dad urch gekennzeichnet, daß die jeweiligen Source- und Drainleitungen (S1, S2, D1, D2) im wesentlichen überlappend angeordnet sind.
- Nichtflüchtige NOR-Halbleiterspeichereinrichtung nach einem der Patentansprüche 1 bis 6, gekennzeichen der durch Drain-/Sourcekontakte (K1, K2), die zum Herstellen einer Verbindung zwischen den Drain-/Sourceleitungen (D1, D2, S1, S2) mit den Drain-/Sourceleitungen (D1, D2, S1, S2) mit den Drain-/Sourceleitungen (D2, S3, S2) mit den Drain-/Sourceleiten (D3, S3) der jeweiligen Eintransistor-Speicherzellen (SZ) im wesentlichen geradlinig angeordnet sind.
 - 8. Nichtflüchtige NOR-Halbleiterspeichereinrichtung nach einem der Patentansprüche 1 bis 7,
- 30 dadurch gekennzeichnet, daß die jeweiligen Source- und Drainleitungen (S1, S2, D1, D2) in einer und/oder mehreren Metallisierungsschichten ausgebildet sind.
- 9. Verfahren zur Programmierung einer Speicherzelle in ei-35 ner nichtflüchtigen NOR-Halbleiterspeichereinrichtung gemäß einem der Patentansprüche 1 bis 8, mit den Schritten:


- a) Anlegen einer vorbestimmten Gatespannung (-9V) an eine vorbestimmte Wortleitung (WL1);
- b) Anlegen einer vorbestimmten Sourcespannung (+6V) an eine vorbestimmte Sourceleitung (S1); und
- 5 c) Anlegen einer vorbestimmten Drainspannung (+6V) an eine vorbestimmten Drainleitung (D1), die im wesentlichen der Sourcespannung entspricht.
- 10. Verfahren zur Programmierung einer Speicherzelle in ei-10 ner nichtflüchtigen NOR-Halbleiterspeichereinrichtung gemäß einem der Patentansprüche 1 bis 8 mit den Schritten:
 - a) Anlegen einer vorbestimmten Gatespannung (-9V) an eine vorbestimmte Wortleitung (WL1);
 - b) Schwebenlassen des elektrischen Potentials der vorbe-
- 15 stimmten Sourceleitung (S1); und
 - c) Anlegen einer vorbestimmten Drainspannung (+6V) an eine vorbestimmte Drainleitung (D1).
- 11. Verfahren zur Programmierung einer Speicherzelle in ei-20 ner nichtflüchtigen NOR-Halbleiterspeichereinrichtung gemäß einem der Patentansprüche 1 bis 8 mit den Schritten:
 - a) Anlegen einer vorbestimmten Gatespannung (-9V) an eine vorbestimmte Wortleitung (WL1);
- b) Anlegen einer vorbestimmten Sourcespannung (+6V) an eine vorbestimmte Sourceleitung (S1); und
 - c) Schwebenlassen des elektrischen Potentials der vorbestimmten Drainleitung (D1).
 - 12. Verfahren nach Patentanspruch 9,
- dadurch gekennzeichnet, daß eine Potentialdifferenz zwischen der vorbestimmten Source- und Drainleitung (S1, D1) zu keinem Zeitpunkt eine höhere Potentialdifferenz als in einem Lesemodus aufweist.

FIG 1 Stand der Technik













3/4









INTERNATIONAL SEARCH REPORT

Inte. onal Application No PCT/DE 99/04042

A CLASSIF IPC 7	H01L27/115		
According to	International Patent Classification (IPC) or to both national classific	ation and IPC	
B. FIELDS S		audi and iro	
Minimum dod IPC 7	cumentation searched (classification system followed by classification HO1L G11C	on symbols)	
Documentati	on searched other than minimum documentation to the extent that s	such documents are included in the fields ea	earched .
Electronic de	ata base consulted during the international search (name of data ba	se and, where practical, search terms used)
EPO-In	ternal, PAJ		
C. DOCUME	ENTS CONSIDERED TO BE RELEVANT		
Category •	Citation of document, with indication, where appropriate, of the rel	evant passages	Relevant to claim No.
X	DE 27 58 161 A (TEXAS INSTRUMENTS 6 July 1978 (1978-07-06)	1,3-5, 7-12	
А	page 16, line 1 -page 22, line 6; 1-5	; figures	
Α	EP 0 137 207 A (IBM) 17 April 1985 (1985-04-17) page 4, line 8 -page 13, line 28; 1-7	; figures	1-8
A	US 5 760 437 A (SHIMOJI NORIYUKI) 2 June 1998 (1998-06-02) column 5, line 63 -column 11, lin figures 3-12B		1–12
Α	US 5 671 177 A (UEKI HIROSHI) 23 September 1997 (1997-09-23) abstract	-/	1-8
X Fun	ther documents are listed in the continuation of box C.	X Patent family members are listed	in annex.
"A" docum consi "E" earlier filing "L" docum which citatic "O" docum other	ategories of cited documents: nent defining the general state of the art which is not dered to be of particular relevance document but published on or after the international date ent which may throw doubts on priority claim(s) or is cited to establish the publication date of another on or other special reason (as specified) ment referring to an oral disclosure, use, exhibition or means ent published prior to the international filing date but than the priority date claimed	"T" later document published after the linter or priority date and not in conflict with cited to understand the principle or the invention. "X" document of particular relevance; the cannot be considered novel or cannor involve an inventive step when the document of particular relevance; the cannot be considered to involve an indocument is combined with one or ments, such combined with one or ments, such combination being obvious in the art. "&" document member of the same patent.	the application but early underlying the claimed invention to considered to coursent is taken alone claimed invention eventive step when the one other such document to a person skilled
	e actual completion of the international search 20 July 2000	Date of mailing of the international se	arch report
— —	mailing address of the ISA European Patent Office, P.B. 5818 Patentiaan 2 NL - 2280 HV Rijawlik Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Authorized officer Albrecht, C	

INTERNATIONAL SEARCH REPORT

Inte nal Application No PCT/DE 99/04042

		PCI/DE 99	/ U4U42
	INTO DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.	
A	PATENT ABSTRACTS OF JAPAN vol. 1997, no. 07, 31 July 1997 (1997-07-31) & JP 09 082926 A (TOSHIBA CORP), 28 March 1997 (1997-03-28) abstract		1-8
			·
	·		

INTERNATIONAL SEARCH REPORT

information on patent family members

Into Ional Application No PCT/DE 99/04042

Patent document cited in search report	:	Publication date	Patent family member(s)	Publication date
DE 2758161	A	06-07-1978	US 4112509 A US 4122544 A FR 2375692 A JP 53108247 A	05-09-1978 24-10-1978 21-07-1978 20-09-1978
EP 0137207	A	17-04-1985	US 4603341 A DE 3483863 D JP 1307677 C JP 60034274 B JP 60066462 A	29-07-1986 07-02-1991 13-03-1986 07-08-1985 16-04-1985
US 5760437	Α	02-06-1998	JP 9082921 A	28-03-1997
US 5671177	Ą	23-09-1997	JP 8036894 A US 5825688 A	06-02-1996 20-10-1998
JP 09082926	Α	28-03-1997	NONE	

INTERNATIONALER RECHERCHENBERICHT

Into ionalea Aktenzeichen PCT/DE 99/04042

A KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES 1PK 7 H01L27/115

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

B. RECHERCHIERTE GEBIETE

Recherchlerter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole) $IPK\ 7\ HO1L\ G11C$

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der Internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

EPO-Internal, PAJ

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X .	DE 27 58 161 A (TEXAS INSTRUMENTS INC) 6. Juli 1978 (1978-07-06)	1,3-5, 7-12
A	Seite 16, Zeile 1 -Seite 22, Zeile 6; Abbildungen 1-5	
A	EP 0 137 207 A (IBM) 17. April 1985 (1985-04-17) Seite 4, Zeile 8 -Seite 13, Zeile 28; Abbildungen 1-7	1-8
A	US 5 760 437 A (SHIMOJI NORIYUKI) 2. Juni 1998 (1998-06-02) Spalte 5, Zeile 63 -Spalte 11, Zeile 24; Abbildungen 3-12B	1–12
A	US 5 671 177 A (UEKI HIROSHI) 23. September 1997 (1997-09-23) Zusammenfassung	1-8

Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen	X Siehe Anhang Patentfamüle
 Besondere Kategorien von angegebenen Veröffentlichungen: "A" Veröffentlichung, die den aligemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist "E" älteres Dokument, das jedoch erst am oder nach dem Internationalen Anmeldedatum veröffentlicht worden ist "L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erschelnen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden sell oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt) "O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht "P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist 	 T° Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kolidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzipe oder der ihr zugrundeliegenden Theorie angegeben ist "X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden "Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Katsgorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist "&" Veröffentlichung, die Mitglied derselben Patentfamilie ist
Datum des Abschlusses der internationalen Recherche	Absendedatum des internationalen Recherchenberichts
20. Juli 2000	27/07/2000

1

Formblatt PCT/ISA/210 (Blatt 2) (Juli 1992)

Name und Postanschrift der Internationalen Recherchenbehörde

Europäisches Patentamt, P.B. 5818 Patentiaan 2 NL – 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016 Bevollmächtigter Bedlensteter

Albrecht, C

INTERNATIONALER RECHERCHENBERICHT

Jinten enales Aktonzoichen
PCT/DE 99/04042

	PCT/DE 99/04042						
	ung) ALS WESENTLICH ANGESEHENE UNTERLAGEN Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.					
*eirogets	paracitudid dak Aaronattiididid. sowat aro oa ici dita viribana dak ili banadit kolitiia kati i ata	Ded. Allapt dell 14(.					
Ą	PATENT ABSTRACTS OF JAPAN vol. 1997, no. 07, 31. Juli 1997 (1997-07-31) & JP 09 082926 A (TOSHIBA CORP), 28. März 1997 (1997-03-28) Zusammenfassung	1-8					
		and the second s					

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Inte. xnales Aktenzeichen
PCT/DE 99/04042

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung	
DE 2758	3161	Α	06-07-1978	US US	4112509 A 4122544 A	05-09-1978 24-10-1978
				FR JP	2375692 A 53108247 A	21-07-1978 20-09-1978
EP 0137	207	Α	17-04-1985	US DE	4603341 A 3483863 D	29-07-1986
				JP	1307677 C	07-02-1991 13-03-1986
				JP	60034274 B	07-08-1985
				JP	60066462 A	16-04-1985
US 5760)437	Α	02-06-1998	JP	9082921 A	28-03-1997
US 5671	177	Α	23-09-1997	JP	8036894 A	06-02-1996
				บร	5825688 A	20-10-1998
JP 0908	32926	A	28-03-1997	KEIN	IE	